Аналитика

TSMC рассказала о перспективных техпроцессах: 2 нм — в разработке, 3 нм и 4 нм — на пути к производству в 2022 году

TSMC — крупнейший в мире контрактный производитель чипов с почти 500 клиентами. Компания может обслуживать почти любого клиента с практически любыми требованиями. При этом она должна опережать всех конкурентов как с точки зрения возможностей, так и технологий. Объёмы производства TSMC вряд ли кто-то оспорит в ближайшие годы. В отношении освоения передовых норм N2, N3 и N4 у компании тоже всё идёт по плану.

В начале этого года TSMC значительно увеличила свой бюджет капитальных затрат на 2021 год до $25–28 млрд, а теперь дополнительно увеличила его примерно до $30 млрд в рамках своего трёхлетнего плана потратить $100 миллиардов на развитие производства, исследования и разработку.

Около 80 % из $30-млрд бюджета TSMC в этом году будет потрачено на расширение мощностей под передовые технологии вроде 3-нм, 4/5-нм и 6/7-нм. Аналитики из China Renaissance Securities полагают, что бо́льшая часть денег, выделенных на передовые нормы, будет использована для расширения мощностей N5 до 110–120 тысяч кремниевых пластин в месяц (WSPM) к концу года.

TSMC была первой компанией, которая начала крупносерийное производство (HVM) чипов с использованием технологии N5 (5 нм) в середине 2020 года. Первоначально этими услугами пользовались лишь две компании — Apple и Huawei HiSilicon. Поставки для последней прекратились 14 сентября, что оставило Apple все передовые мощности. К настоящему времени всё больше клиентов готовы начать печатать чипы по нормам N5, поэтому внедрение этого техпроцесса нарастает. TSMC говорит, что использовать технологии семейства N5 (включая N5, N5P и N4) планирует больше клиентов, чем ожидалось всего несколько месяцев назад.

Производитель прогнозирует, что по итогам 2021 года N5 принесёт её уже около 20 % всех доходов от выпуска кремниевых пластин. TSMC наблюдает больше заинтересованности со стороны клиентов в отношении 5-нм и 3-нм норм, чем это было в отношении 7-нм на аналогичном этапе. Компания ожидает, что спрос на N5 будет лишь расти в ближайшее время за счёт смартфонов и высокопроизводительных решений.

Интерес к TSMC N5 неудивителен: аналитики из China Renaissance подсчитали, что техпроцесс может предложить около 170 миллионов транзисторов на квадратный миллиметр (МТр/мм2) — это самые высокоплотные нормы на сегодня. Для сравнения: Samsung 5LPE может похвастать плотностью около 125–130 МТр/мм2, а 10-нм нормы Intel — около 100 МТр/мм2.

В ближайшие недели TSMC собирается начать производство чипов с использованием улучшенной версии своей 5-нм технологии под названием N5P, которая обещает увеличение частоты до 5 % или снижение энергопотребления до 10 % (при той же сложности кристалла). Технология не требует значительных инвестиций в инженерные ресурсы или более длительного времени цикла проектирования, поэтому любой клиент TSMC, у кого уже есть чипы N5, может печатать их с помощью N5P.

Семейство технологий TSMC N5 также включает в себя техпроцесс N4 (4 нм) — с его помощью первые чипы начнут печататься в конце этого года, а массовое производство ожидается в 2022 году. Эта технология призвана обеспечить дополнительные преимущества в отношении энергопотребления, производительности и плотности по сравнению с N5, но сохранить те же принципы дизайна, инфраструктуру проектирования, программы моделирования SPICE. Между тем, поскольку в N4 ещё сильнее расширяется использование инструментов литографии в крайнем ультрафиолетовом диапазоне (EUV), он обеспечит сокращение количества маскирующих слоёв, этапов производства, а, следовательно, рисков и затрат.

В 2022 году крупнейший в мире контрактный производитель чипов запустит и свой совершенно новый производственный процесс — N3 (3 нм), который будет продолжать использовать транзисторы FinFET. По сравнению с текущим техпроцессом N5, он обещает рост производительности на 10–15 % (при той же мощности и сложности) или снижение энергопотребление на 25–30 % (при той же частоте и сложности). Новые нормы также увеличат плотность размещения транзисторов в 1,1–1,7 раза в зависимости от структур (1,1X — для аналоговых, 1,2X — для SRAM, 1,7X — для логики).

N3 ещё увеличит количество слоёв EUV, но всё же продолжит использовать литографию в глубоком ультрафиолетовом диапазоне (DUV). Кроме того, поскольку технология продолжит использовать транзисторы FinFET, она не потребует нового поколения инструментов автоматизации электронного проектирования (EDA), переработанных с нуля, и разработки совершенно новых чипов, что может стать конкурентным преимуществом по сравнению с норами 3GAE на основе транзистора GAAFET/MBCFET от Samsung. Рисковое производство запланировано на 2021 год, а массовое — на вторую половину 2022 года.

Структура транзисторов GAAFET (gate-all-around FET) по-прежнему остаётся в планах развития TSMC. Ожидается, что компания будет использовать новый вид транзисторов в следующем за N3 важном техпроцессе (предположительно, N2, 2 нм). Примечательно, что TSMC расширяет возможности для проведения исследований и разработок на предприятии Fab 12, где в настоящее время ведутся работы над N3, N2 и более продвинутыми техпроцессами.

Источник

Похожие статьи

Добавить комментарий

Ваш адрес email не будет опубликован.

Кнопка «Наверх»
Закрыть